Die CPU des Relaisrechners verfügt über einen Satz von 8 Registern mit einer Wortbreite von 8bit. Der komplette Registerblock besitzt also eine Speicherkapazität von 64bit. Die Registerschaltung ist über ein 40-poliges Flachbandkabel mit dem internen CPU-Bus verbunden. Die Stromversorgung erfolgt über einen 5¼ Zoll Powerconnector mit dem Netzteil verbunden.
|
|
Die Registerbaugruppe kann verschiedene Operationen ausführen.
Um die Funktionsweise zu garantieren, ist eine bestimmte Signalabfolge und der zeitliche Ablauf zu beachten.
Die Schaltzeiten des Registersatzes richten sich nach der Schaltzeit T eines einzelnen Relais.
Zur Vereinfachung der Darstellung werden die Zeiten zum Anziehen und Abfallen der Relais beide mit T gleichgesetzt.
Der Wert T soll damit die längste Reaktionszeit aller Relais sein.
Die Schaltzeiten selbst werden in Vielfachen des Wertes T angegeben, da bei einigen Operationen mehrere Relais nacheinander reagieren müssen und sich die Schaltzeiten dadurch addieren.
Zur Signalabfolge ist zu beachten, dass zuerst die Adressleitungen und die Steuersignale WRITE, READ und CLEAR mit stabilen Pegeln belegt werden.
Der Datenbus ist ebenfalls für den Registersatz frei zu schalten.
Mit der Aktivierung des SELECT-Signals wird die entsprechende Registeroperation dann ausgeführt.
Die Aktivierung soll generell erst nach 3T, nachdem die anderen Leitungen angesteuert wurden, erfolgen und selbst 2T andauern.
|
|
|
|
|
|
|
|
In der Wahrheitstabelle sind nun die einzelnen Pegel zur Umsetzung der Registersteuerung aufgelistet.
Durch die Programmsteuerung müssen also, je nach den Vorgaben der Befehlsdecodierung, diese Pegel an den
Eingangsleitungen des Registers erzeugt werden.
0=logisch 0-Pegel, entspricht 0V
1=logisch 1-Pegel, entspricht 12V
H=hochohmiger Zustand
X=beliebiger Zustand
ABC=Binäradresse für das gewählte Register an den Eingängen ADR2,ADR1,ADR0
000=Register0 (A)
001=Register1 (B)
010=Register2 (C)
011=Register3 (D)
100=Register4 (E)
101=Register5 (F)
110=Register6 (G)
111=Register7 (H)
| SELECT | READ | WRITE | CLEAR | DB0..DB7 | ADR0..2 | Erläuterung |
| 0,H | X | X | X | DB=H | X | Das Register ist vom Datenbus abgekoppelt, der Registerinhalt bleibt erhalten, die Ausgänge sind hochohmig |
| 1 | 0 | 0 | 1 | DB=H | ABC | Der Registerinhalt wird auf 0 zurückgesetzt (gelöscht), das Register selbst ist vom Datenbus abgekoppelt |
| 1 | 1 | 0 | 0 | DB=OUT | ABC | Der Registerinhalt wird am Datenbus ausgegeben, die Datenleitungen sind als Ausgänge geschaltet |
| 1 | 0 | 1 | 0 | DB=IN | ABC | Der Inhalt des Datenbusses wird mit dem Registerinhalt ODER-Verknüpft, die Datenleitungen sind als Eingänge geschaltet |
Der Stecker P1 ist ein 40-poliger Pfostenstecker und stellt das Interface zum internen CPU-Bus.
Die Belegung des Steckverbinders ist:
| Pinnummer | Name | Funktion | Pegel |
| 39 | DB0 | Dateneingang/ausgang 0 | 0V,12V,H |
| 37 | DB1 | Dateneingang/ausgang 1 | 0V,12V,H |
| 35 | DB2 | Dateneingang/ausgang 2 | 0V,12V,H |
| 33 | DB3 | Dateneingang/ausgang 3 | 0V,12V,H |
| 31 | DB4 | Dateneingang/ausgang 4 | 0V,12V,H |
| 29 | DB5 | Dateneingang/ausgang 5 | 0V,12V,H |
| 27 | DB6 | Dateneingang/ausgang 6 | 0V,12V,H |
| 25 | DB7 | Dateneingang/ausgang 7 | 0V,12V,H |
| 23 | ADDR0 | Adressleitung 0 | 0V,12V,H |
| 21 | ADDR1 | Adressleitung 1 | 0V,12V,H |
| 19 | ADDR2 | Adressleitung 2 | 0V,12V,H |
| 17 | frei | keine Belegung | H |
| 15 | frei | keine Belegung | H |
| 13 | frei | keine Belegung | H |
| 11 | frei | keine Belegung | H |
| 9 | frei | keine Belegung | H |
| 7 | SELECT | Steuereingang SELECT | 0V,12V,H |
| 5 | CLEAR | Steuereingang CLEAR | 0V,12V,H |
| 3 | WRITE | Steuereingang WRITE | 0V,12V,H |
| 1 | READ | Steuereingang READ | 0V,12V,H |
| 2..40 | GND | Masse 0V | 0V |
| Pinnummer | Name | Funktion | Pegel |
| 1 | +12V | Versorgungsspannung +12V | 12V |
| 2 | GND | Masse 0V | 0V |
| 3 | GND | Masse 0V | 0V |
| 4 | +24V | Versorgungsspannung +24V | +24V |
Da der Registerblock eine wichtige und in sich abgeschlossene Funktionseinheit darstellt, wird er in den Übersichtsschaltplänen der CPU durch ein Ersatzschaltbild dargestellt. Da es für das Verständnis der Funktionsweise der CPU insgasamt nicht von entscheidender Bedeutung ist, wie die Register im einzelnen funktionieren und wie sie im Innern aufgebaut sind, ist die Erfassung als Funktionsblock ausreichend. Wichtig für die weitere Verschaltung sind daher nur die Anschlussleitungen des Register-Controllers, die die Verbindung zur CPU herstellen.
Um ein neues Datenwort in das Register zu übernehmen ist leider eine vorherige Löschung des Registerinhaltes notwendig, was zusätzlich Zeit kostet.
Durch geschicktes Design der Ablaufsteuerung sollte es jedoch gelingen, diesen Makel wieder auszubügeln.
Die Schaltung des Registersatzes ist auf 9 Platinen im Format 160mmx100mm untergebracht und durch Abstandshalter zu einem Turm verschraubt.
 |
 |
Registerblock von vorn
Oben befindet sich der Register-Controller mit dem Steckverbinder zum CPU-Bus.
|
Registerblock von hinten
An der Rückseite ist die Verkabelung des internen Registerbusses zu erkennen.
Alle Registerplatinen sind über ein 40-poliges Kabel parallel geschaltet und mit der Controllerplatine an der Oberseite verbunden.
|
|
Sollte jemand seine Rechte durch eine Veröffentlichung auf dieser oder einer anderen meiner Seiten verletzt sehen, bitte ich um sofortige Kontaktaufnahme.
Ich werde die entsprechenden Inhalte umgehend entfernen.
Somit sind sowohl ein anwaltlicher Rat als auch eine kostenpflichtige Abmahnung nicht erforderlich!
Weiterhin weise ich darauf hin, dass der Inhalt verlinkter Seiten nicht in meiner redaktionellen Verantwortung liegt. |
www.schlaefendorf.de 2012
Im Blockschaltbild sind die wesentlichen Komponenten zu erkennen.
Der 
Bei einem Lesezugriff auf den Registersatz muss der Datenbus in den hochohmigen Zustand versetzt werden, damit das Register sein Datenwort auf den Bus ausgeben kann.
Mit der Adresse wird festgelegt, welches Register gelesen werden soll und die Steuersignale sind mit READ=1, WRITE=0, CLEAR=0 festzulegen.
Die SELECT-Leitung muss mit SELECT=0 inaktiv geschaltet werden, bis alle Signale stabil anliegen.
Nach einer Zeit von 2T ist die Adressdekodierung innerhalb des Registers abgeschlossen und das SELECT-Signal kann mit SELECT=1 aktiviert werden.
Alle anderen Signale müssen bei aktivem SELECT ihre Pegel stabil beibehalten.
Nach einer Dauer von T erscheinen die Daten auf dem Datenbus und stehen dort so lange bereit, wie SELECT aktiv bleibt.
Nachdem SELECT wieder mit SELECT=0 inaktiv wird, wird der Datenbus nach einer Zeit T wieder durch das Register frei gegeben, die Leseoperation ist abgeschlossen.
Bei einem Schreibzugriff auf den Registersatz muss der Datenbus mit dem zu schreibenden Datenwort belegt werden.
Mit der Adresse wird festgelegt, in welches Register geschrieben werden soll und die Steuersignale sind mit READ=0, WRITE=1, CLEAR=0 festzulegen.
Die SELECT-Leitung muss mit SELECT=0 inaktiv geschaltet werden, bis alle Signale stabil anliegen.
Nach einer Zeit von 2T ist die Adressdekodierung innerhalb des Registers abgeschlossen und das SELECT-Signal kann mit SELECT=1 aktiviert werden.
Alle anderen Signale müssen bei aktivem SELECT ihre Pegel stabil beibehalten.
Nach einer Dauer von T wird das Datenwort auf dem Datenbus mit dem aktuellen Inhalt des ausgewählten Registers durch ein logisches ODER verknüpft.
Das bedeutet, das alle Bitstellen des Datenwortes mit logisch 1 in das Register übernommen werden.
Um ein Register mit einem neuen Datenwort zu beschreiben, muss es vorher also mit einer Löschoperation mit dem wert 0x00 geladen werden.
Nachdem SELECT wieder mit SELECT=0 inaktiv wird, wird das Register nach einer Zeit T wieder vom Datenbus abgekoppelt und die Schreiboperation ist abgeschlossen.
Bei einem Löschzugriff auf den Registersatz wird der Datenbus in den hochohmigen Zustand versetzt werden, und kann damit mit Datenworten belegt werden, diese haben keine Auswirkung auf die Löschoperation.
Mit der Adresse wird festgelegt, welches Register gelöscht werden soll und die Steuersignale sind mit READ=0, WRITE=0, CLEAR=1 festzulegen.
Die SELECT-Leitung muss mit SELECT=0 inaktiv geschaltet werden, bis alle Signale stabil anliegen.
Nach einer Zeit von 2T ist die Adressdekodierung innerhalb des Registers abgeschlossen und das SELECT-Signal kann mit SELECT=1 aktiviert werden.
Alle anderen Signale, ausser dem Datenbus, müssen bei aktivem SELECT ihre Pegel stabil beibehalten.
Nach einer Dauer von T wird der Inhalt des Registers auf 0 (0x00) zurückgesetzt.
Nachdem SELECT wieder mit SELECT=0 inaktiv wird, ist die Löschoperation ist abgeschlossen.
Beim kombinierten Lösch- und Schreibzugriff wird das ausgewählte Register gelöscht, bevor das neue Datenwort im Register abgelegt wird.
Dazu muss der Datenbus mit dem zu schreibenden Datenwort belegt werden.
Mit der Adresse wird festgelegt, welches Register gelöscht und geschrieben werden soll und das Steuersignal READ ist mit READ=0 festzulegen.
In der ersten Phase sind die Steuersignale CLEAR und WRITE mit CLEAR=1 und WRITE=1 beide aktiv.
Die SELECT-Leitung muss mit SELECT=0 inaktiv geschaltet werden, bis alle Signale stabil anliegen.
Nach einer Zeit von 2T ist die Adressdekodierung innerhalb des Registers abgeschlossen und das SELECT-Signal kann mit SELECT=1 aktiviert werden.
Damit wird eine Löschoperation durchgeführt und der Registerinhalt wird auf 0(0x00) zurückgesetzt.
Nach der Zeit T wird nun das CLEAR-Signal mit CLEAR=0 inaktiv und damit wird eine ODER-Verknüpfung des Datenwortes vom Datenbus mit dem Registerinhalt 0x00 ausgeführt.
Damit sind Datenwort und Registerinhalt identisch.
Nachdem SELECT wieder mit SELECT=0 inaktiv wird, wird das Register nach einer Zeit T wieder vom Datenbus abgekoppelt und die Schreiboperation ist abgeschlossen.