Der 12-bit-Programmzähler

  1. Einleitung

    Der Programmzähler der CPU besteht aus einem asynchronen 12-bit Binärzähler. Dieser ist auf drei Platinen im Format 160mmx100mm verteilt, von denen jede einen 4-bit-Vorwärtszähler trägt. Die drei 4-bit Zählerstufen werden so verschaltet, dass die erste Zählerstufe das Taktsignal von der Ablaufsteuerung erhält. Der Taktübertragsausgang /QU des ersten Zählers wird dann an den Takteingang CLK des zweiten Zählers geführt usw. Die Stromversorgungsanschlüsse und der RESET-Eingang aller 4-bit Zählerstufen werden parallel geschaltet und die Setzeingänge und Zählerausgänge getrennt herausgeführt. Die Verschaltung der Zählerplatinen wurde durch ein Flachbandkabel realisiert, an dem die drei 20-poligen Buchsen für die 4-bit Zählerstufen angepresst wurden. Der 12-bit Zähler ist über eine 40-polige Buchse mit der Programmzählereinheit verbunden.

  2. Die Schaltung des 12-bit-Programmzählers

    Auf dem folgenden Bild ist die Schaltung des 12-bit-Programmzählers dargestellt.

  3. Funktionsweise der Schaltung

    Um die Funktionsweise der 4-bit-Zähler wurde hier schon ausführlich erläutert. Diese Zähler wurden zu einer Kette verschaltet, so dass ein 12-bit Zähler entsteht. Die Taktüberträge werden jeweils an die folgende Zählerstufe weiter gegeben und die entsprechenden Ein- und Ausgangsleitungen auf eine 40-polige Buchsenleiste geführt.

  4. Wahrheitstabelle

    In der Wahrheitstabelle sind nun die einzelnen Pegel zur Zählersteuerung aufgelistet.
    0=logisch 0-Pegel, entspricht 0V
    1=logisch 1-Pegel, entspricht 12V
    H=hochohmiger Zustand
    X=beliebiger Zustand
    Reset
    EingangssignaleAusgangssignale 
    RS0S1S2S3S4S5S6S7S8S9S10S11 CLKQ0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11/QUErläuterungen
    1 X X X X X X X X X X X X X 0 0 0 0 0 0 0 0 0 0 0 0 1Rücksetzen aller Zählerstufen. Eintreffende Setz- oder Taktsignale bleiben während des Resets wirkungslos.
    Setzen
    EingangssignaleAusgangssignale 
    R S0 S1 S2 S3 S4 S5 S6 S7 S8 S9S10S11 CLKQ0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11/QUErläuterungen
    0 1 1 1 1 1 1 1 1 1 1 1 10,1,H 1 1 1 1 1 1 1 1 1 1 1 1 1Logikpegel 1 an den Setzeingängen führt zum Setzen des entsprechenden Ausgangs. Eintreffende steigende Taktflanken würden Zählereignisse auslösen.
    00,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,1,H X X X X X X X X X X X X/Q3Logikpegel 0 an den Setzeingängen führt zu keiner Veränderung des entsprechenden Ausgangs. Eintreffende steigende Taktflanken würden Zählereignisse auslösen.
    Zählbetrieb
    EingangssignaleAusgangssignale 
    R S0 S1 S2 S3 S4 S5 S6 S7 S8 S9S10S11 CLK Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 /QUErläuterungen
    00,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0->1/Q0Q1'Q2'Q3'Q4'Q5'Q6'Q7'Q8'Q9'Q10'Q11'/Q11'Eine steigende Flanke am Takteingang führt zur Erhöhung des Zählerstandes um 1.
    00,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,H1->0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11/Q11'Eine fallende Flanke am Takteingang verändert den Zählerstand nicht.
    00,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,H 0,H Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11/Q11'Ein fester Logikpegel 0 am Takteingang verändert den Zählerstand nicht.
    00,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,H0,H 1 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11/Q11'Ein fester Logikpegel 1 am Takteingang verändert den Zählerstand nicht.

  5. Zeitverhalten

    Zum Zeitverhalten gilt das gleiche wie schon beim 4-bit Zähler gesagt wurde. Durch die Zusammenschaltung der drei Zähler ergibt sich im ungünstigsten Fall beim Übergang von Adresse 0x7FF nach 0x800 eine Zeitverzögerung von 23T, bis der Zählerstand nach der ansteigenden Taktflanke stabil ist.

  6. Anschlussbelegung

    Der Zähler ist über einen 40-polige Pfostenstecker mit der Programmzählereinheit verbunden.
    Die Belegung des Steckverbinders P1:
    PinNameFunktionPegel
    1 S11Setzeingang Bit110V,12V,H
    2 Q11Datenausgang Bit110V,12V
    3 S10Setzeingang Bit100V,12V,H
    4 Q10Datenausgang Bit100V,12V
    5 S9Setzeingang Bit90V,12V,H
    6 Q9Datenausgang Bit90V,12V
    7 S8Setzeingang Bit80V,12V,H
    8 Q8Datenausgang Bit80V,12V
    9 S7Setzeingang Bit70V,12V,H
    10 Q7Datenausgang Bit70V,12V
    11 S6Setzeingang Bit60V,12V,H
    12 Q6Datenausgang Bit60V,12V
    13 S5Setzeingang Bit50V,12V,H
    14 Q5Datenausgang Bit50V,12V
    15 S4Setzeingang Bit40V,12V,H
    16 Q4Datenausgang Bit40V,12V
    17freikeine BelegungH
    18freikeine BelegungH
    19freikeine BelegungH
    20freikeine BelegungH
    21+12VStromversorgung12V
    22 CLKTakteingang0V,12V,H
    23+12VStromversorgung12V
    24 S0Setzeingang Bit00V,12V,H
    25+12VStromversorgung12V
    26 Q0Datenausgang Bit00V,12V
    27+12VStromversorgung12V
    28 S1Setzeingang Bit10V,12V,H
    29 RReset-Eingang0V,12V
    30 Q1Datenausgang Bit10V,12V
    31 GNDStromversorgung0V
    32 S2Setzeingang Bit20V,12V,H
    33 GNDStromversorgung0V
    34 Q2Datenausgang Bit20V,12V
    35 GNDStromversorgung0V
    36 S3Setzeingang Bit30V,12V,H
    37 GNDStromversorgung0V
    38 Q3Datenausgang Bit30V,12V
    39 GNDStromversorgung0V
    40 /QUTaktausgang0V,12V

  7. Schluss

    Der 12-bit Programmzähler besteht aus drei Platinen mit den Abmessungen 160mmx100mm, auf denen sich jeweils ein 4-bit Zähler befindet. Die Verschaltung der 4-bit Zählerstufen wurde mit Flachbandkabel ausgeführt, an dem sich die drei 20-poligen Buchsen und eine 40-polige Buchse befinden.


    12bit-Programmzählereinheit von vorn
    12bit-Programmzählereinheit von hinten



Sollte jemand seine Rechte durch eine Veröffentlichung auf dieser oder einer anderen meiner Seiten verletzt sehen, bitte ich um sofortige Kontaktaufnahme. Ich werde die entsprechenden Inhalte umgehend entfernen. Somit sind sowohl ein anwaltlicher Rat als auch eine kostenpflichtige Abmahnung nicht erforderlich! Weiterhin weise ich darauf hin, dass der Inhalt verlinkter Seiten nicht in meiner redaktionellen Verantwortung liegt.
Vielen Dank

www.schlaefendorf.de 2012

www.linux-web.de